 이미지 제공: Fendy Sutandio |
자가 프로그래밍 및 재배선 행동이 가능한 기판의 계산 시간을 보여주는 프랙탈 다이어그램. 초기 정보화 시대에 필드 프로그래머블 게이트 어레이(FPGA)가 개발되었으며, 이는 사용 중에 특정 기능을 수행하도록 재구성될 수 있었다. 필드 프로그래머블 게이트 어레이는 항상 응용 전용 계산 장치보다 효율성은 떨어지지만 더 유연했다. 응용 전용 계산 장치는 미리 정의된 종류의 문제를 해결하는 데 있어 범용 계산 장치보다 수백만 배 더 강력할 수 있지만, 다른 작업에는 부적합하다. 후기의 프로세서들은 환경과 다양한 입력 데이터에 대응하여 계산 중에 스스로를 재배선할 수 있었다. 이 과정은 인공지능 개체의 사고와 학습에 필수적이지만, 프로세서를 특수화된 형태로 변환하는 데는 시간이 걸린다. AI 내부에는 매우 많은 수의 계산 장치가 있기 때문이다. 특정 작업에 최적의 구성을 구축하는 것과 그 구성을 구축하는 데 걸리는 시간 사이에는 균형이 필요하다.
프로세서 어레이가 특정 계산 작업에 맞게 구성되어 있다면 재구성 시간이 필요하지 않다. 현재의 특정 작업이 이전 작업과 크게 다르지 않다면 재구성이 거의 필요하지 않을 수 있다. 작업이 완전히 다르다면 급진적인 재구성이 필요하며, 이는 당연히 더 많은 시간이 걸린다. 특정 작업을 위해 이미 구성된 프로세서 어레이가 과중하게 사용되고 있는 반면, 덜 사용되고 있는 다른 컴퓨트로늄은 작업을 수행하기 전에 약간의 또는 그다지 적지 않은 재구성이 필요할 수 있다. 여기서 우리는 어떤 타협을 해야 한다.
따라서 S/U 프랙탈 패턴과 관련된 계산/처리 최적화 모델에서는, 알고리즘이 어떤 구성 가능한 컴퓨트로늄이 특정 작업을 수행해야 하는지 선택하는 두 가지 방법이 있다:
1) 최소 컴퓨트로늄 설정 시간을 가진 곳에 할당한다.
또는
2) 최소 예상 완료 시간을 가진 컴퓨트로늄에 할당한다.
이 문제를 표현하는 데 있어, x축(좌우)은 Uvalena라는 임의의 이름으로 표시된 변수로, 알고리즘이 최소 컴퓨트로늄 설정 시간을 가진 곳에 작업을 할당할 가능성을 나타낸다. z축(앞뒤)은 Sielena라는 임의의 이름으로 표시된 변수로, 알고리즘이 최소 예상 완료 시간을 가진 컴퓨트로늄에 작업을 할당할 가능성을 나타낸다. y축(위아래)은 특정 Uvalena 및 Sielena 값이 주어졌을 때 계산/처리 최적화 알고리즘이 필요한 계산을 수행하는 데 필요한 시간이다.
모든 작업을 완료하기 위해 계산 장치를 설정하는 데 필요한 총 시간을 최소화하기 위해, Sielena Uvalena 프랙탈을 사용하여 AI가 작업 할당 알고리즘을 어떻게 만들지 결정할 수 있다. 중요하고 복잡한 작업이 필요할 때마다, AI는 이러한 프랙탈을 생성하고 사용하여 가장 빠른 성능을 달성하기 위해 자신의 컴퓨트로늄을 얼마나 재배선하고 재프로그래밍해야 하는지 결정할 수 있다.
생물학적 정신과 달리, AI 정신은 자신의 내부 작동에 대한 임의의 양의 정보를 검사하고, 분석하고, 기록할 수 있지만, 다시 한 번 이것은 균형이 필요하다. AI의 내부 작동의 모든 측면을 분석하고 최적화하는 데 필요한 하드웨어 자체가 처리 능력을 소비하고 작동하는 데 시간이 걸리기 때문이다.
 이미지 제공: Fendy Sutandio |
관련 주제
개발 노트
글: Fendy Sutandio, Steve Bowers 각색
그래픽: Fendy Sutandio, Steve Bowers 각색
최초 게시일: 2008년 6월 4일
그래픽: Fendy Sutandio, Steve Bowers 각색
최초 게시일: 2008년 6월 4일